在10月17日的三星官方新闻稿中，三星宣布，将开始大批量生产其基于LPE技术的10纳米工艺。对此三星表示，最新的10纳米工艺相比上一代14纳米技提供了显著的提升，首先是10nm晶体管面积效率提升 30%，再者性能提升近 27%，还有功耗降低高达 40％。虽然只是新闻稿，但三星所公布的内容，无一不是在宣布与其主要竞争对手台积电对抗的决心。比原计划缩水？需要注意的是，三星声称其 10 纳米工艺晶体管面积效率提升 30%，不过这远低于三星此前吹嘘的 50% 的数字。不清楚三星为何没有兑现承诺，不禁让人怀疑，三星为了能够更早实现量产，从而在晶体管面积销量上做了牺牲。相比之下，台积电声称其 10 纳米工艺相比前一代 16 纳米 FinFET 工艺，在晶体管面积效率的数字上是 52% 的提升。同时，台积电还确认，其 10 纳米工艺年底就能够量产，不出意外的话 2017 年第一季度苹果的 A10X 芯片将基于该工艺生产。虽然台积电 16 纳米工艺与三星 14 纳米工艺相比初代在晶体管密度上有所不足，但是在 10 纳米这个结点上重新取得领先，特别是三星之前吹嘘的两个工艺密度指标，最小金属间距和栅极间距这两个指标。 技术差距逐年进一步扩大？三星还在新闻稿中称，在 10 纳米 LPE 工艺量产之后，下一步就是要实现 10 纳米 LPP技术工艺，这将是 10 纳米技术的高性能增强版。不过有意思的是，三星只提到了性能的提升，却没有带来任何面积减少。相比之下，台积电计划在 2018 年年初量产 7 纳米工艺，届时该工艺对比 10 纳米工艺在芯片面积控制方面将迎来更一进步质的飞跃，因为晶体管面积效率提升 163%，并且性能涨幅 15%，功耗降低 35%。如此看来，在性能、功耗和面积三个方面台积电都考虑到了未来的新工艺中，而此举对于三星的差距只会逐年拉大。台积电信心十足 干掉三星并不奇怪在早期台积电的财报会议中台积电声称，到了 10 纳米时代将会斩获超过 70% 的市场份额。最近台积电的高层进一步表示，到了 7 纳米时代，预计成绩将“优于”10 纳米时代。作为数一数二的半导体厂商，台积电敢于放话似乎证明在某些技术方面，台积电或许真的掌握了关键主动权。当前与三星签合同的芯片代工业务仅为其带来了 27.9 亿美元的营收。而根据分析师预计，今年台积电有望实现 290 亿美元的市场规模，远超过三星。目前的情况是，在三星既定的研发预算下，自家的芯片代工业务目前仅能勉强盈亏平衡，若想营收大幅上扬，研发和开发的力度必须增强。考虑到在半导体领域，目前三星依然是唯一一个与之竞争的对手，三星不会放弃任何努力，凭借雄厚的资金三星可能还会继续大量投资半导体制造技术。但英特尔若参与进来，也许三星的业务有可能会变成一个长去不具备吸引力的业务。阅读全文